हुवावेईद्वारा टाउ (τ) स्केलिङ नियम प्रस्तुत, ट्रान्जिस्टर घनत्वमा ठूलो फड्को
१२ जेठ, काठमाडौं।
आज, २०२६ IEEE International Symposium on Circuits and Systems (ISCAS) मा, हुवावेईकी हे टिङ्बोले “New Semiconductor Path in Practice” शीर्षकको मुख्य भाषण प्रस्तुत गरिन्।
आफ्नो भाषणमा उनले टाउ (τ) स्केलिङ नियम प्रस्तुत गरिन्, जुन सेमिकन्डक्टर उद्योगको भविष्य विकासलाई मार्गदर्शन गर्ने नयाँ सिद्धान्त हो। यस नियमले सेमिकन्डक्टर तथा इलेक्ट्रोनिक प्रणालीहरूको विकासका लागि ज्यामितीय स्केलिङको सट्टा समय (τ) स्केलिङलाई नयाँ मार्गदर्शक सिद्धान्तका रूपमा प्रस्ताव गरेको छ।
यस सिद्धान्तका आधारमा LogicFolding जस्ता नवीन प्रविधिहरू प्रयोग गरी सिग्नल प्रसारण ढिलाइलाई निरन्तर घटाउन र ट्रान्जिस्टर घनत्वलाई स्थिर रूपमा वृद्धि गर्न सकिन्छ, जसले सेमिकन्डक्टर तथा इलेक्ट्रोनिक प्रणालीहरूको निरन्तर विकासलाई अघि बढाउनेछ।
हालका वर्षहरूमा पाँच दशकभन्दा बढी समयदेखि सेमिकन्डक्टर उद्योगलाई मार्गदर्शन गर्दै आएको मुरको नियम (Moore’s Law) ले गम्भीर भौतिक सीमाहरू र घट्दो आर्थिक प्रतिफलको सामना गरिरहेको छ। ट्रान्जिस्टरहरूको ज्यामितीय स्केलिङ सुस्त हुँदै जानु र प्रति-ट्रान्जिस्टर लागत लाभ कम हुँदै जानुले विश्वव्यापी उद्योगलाई सीमित बनाएको छ।
अब उद्योगले परम्परागत प्रक्रियाका भौतिक सीमाहरू पार गर्दै बढ्दो कम्प्युटिङ आवश्यकतासँग मेल खाने नयाँ तथा दिगो विकास मार्ग खोज्ने साझा र अत्यावश्यक चुनौती सामना गर्नुपर्ने भएको छ। यही सन्दर्भमा τ स्केलिङ नियम महत्त्वपूर्ण बन्न पुगेको हो।
यस नियमका आधारमा हुवावेईले LogicFolding जस्ता नवीन मुख्य प्रविधिहरू विकास गरेको छ र सेमिकन्डक्टर उपकरण, सर्किट, चिप तथा प्रणालीहरूलाई समेट्ने बहु-स्तरीय सह-अनुकूलन संयन्त्र स्थापना गरेको छ।
यस संयन्त्रको उद्देश्य प्रत्येक तहमा समय स्थिरांक τ लाई व्यवस्थित रूपमा घटाउँदै कार्यसम्पादन, ऊर्जा दक्षता तथा ट्रान्जिस्टर घनत्व बढाउनु हो। यसको कार्यप्रणाली यस प्रकार छः
Advertisement
उपकरण (डिभाइस) तहमा: ट्रान्जिस्टर तथा इन्टरकनेक्टहरूको प्रतिरोध र परजीवी क्यापासिटेन्सलाई अनुकूलन गरी आधारभूत भौतिक तहमा उपकरण-स्तरको समय स्थिरांक τ न्यूनतम बनाउने।
सर्किट तहमा: LogicFolding संरचना अपनाई परम्परागत सर्किट लेआउटका भौतिक सीमाहरू तोड्ने, महत्वपूर्ण मार्गहरूको तार जडान छोट्याउने, सिग्नल प्रसारणको प्रतिरोधात्मक तथा धारिता-सम्बन्धी भार घटाउने, र अन्ततः ट्रान्जिस्टर घनत्व तथा सर्किट कार्यसम्पादन वृद्धि गर्ने।
चिप तहमा: सफ्टवेयर, आर्किटेक्चर तथा सिलिकनको पूर्ण-स्तरीय समन्वित डिजाइन प्रयोग गरी निर्देशन तथा डाटा प्रवाहमा सूक्ष्म नियन्त्रण हासिल गर्ने, प्रणाली-स्तरको समानान्तरता र दक्षता बढाउने, तथा अन्त-देखि-अन्तसम्मको कार्यान्वयन समय उल्लेखनीय रूपमा घटाउने।
प्रणाली तहमा: UnifiedBus मार्फत कम्प्युटिङ प्रणालीका इन्टरकनेक्ट प्रोटोकलहरू पुनःपरिभाषित गरी SuperPoDs का लागि एकीकृत मेमोरी एड्रेसिङ तथा नेटिभ मेमोरी सेमान्टिक्स उपलब्ध गराउने, जसले प्रणाली सञ्चार विलम्बलाई उल्लेखनीय रूपमा घटाउँछ।
आफ्नो मुख्य भाषणमा हे टिङ्बोले स्मार्टफोन तथा AI कम्प्युटिङमा τ स्केलिङ नियमको हुवावेईद्वारा गरिएको प्रयोगबारे विस्तृत रूपमा चर्चा गरिन्। पछिल्ला छ वर्षमा हुवावेईले τ स्केलिङ नियममा आधारित ३८१ वटा चिप डिजाइन तथा ठूलो परिमाणमा उत्पादन गरिसकेको छ, जसले विभिन्न उद्योग, क्षेत्र तथा बजारहरूलाई सेवा प्रदान गरिरहेको छ।
सन् २०२६ को शरद ऋतुमा सार्वजनिक हुने किरीन (Kirin) चिपहरू LogicFolding संरचना अपनाउने विश्वकै पहिलो चिप हुनेछन्, जसले चिपहरूको कार्यसम्पादनमा उल्लेखनीय सुधार ल्याउनेछ। सन् २०३१ सम्ममा τ स्केलिङ नियममा आधारित हुवावेईका उच्चस्तरीय चिपहरूमा १४ Å (१.४ न्यानोमिटर) प्रक्रियासरहको ट्रान्जिस्टर घनत्व हुने अपेक्षा गरिएको छ।
भविष्यतर्फ संकेत गर्दै हे टिङ्बोले भनिन्, “हामी विश्वास गर्छौं कि खुलापन र सहकार्य नै सेमिकन्डक्टर उद्योगको निरन्तर प्रगतिका प्रमुख आधार हुन्। सेमिकन्डक्टर विकासको यात्रामा कुनै पनि एकल कम्पनीले सबै उत्तरहरू स्वतन्त्र रूपमा खोज्न सक्दैन। τ स्केलिङ नियममार्फत हामी विश्वभरिका वैज्ञानिक, इन्जिनियर तथा उद्योग साझेदारहरूसँग नजिकबाट सहकार्य गर्दै सेमिकन्डक्टर तथा इलेक्ट्रोनिक्स उद्योगको दिगो विकासलाई अघि बढाउन चाहन्छौं।”
For More:-Huawei Tau Scaling Law
